MODUL 4
RANGKAIAN DIGITAL SEKUENSIAL

TUJUAN

1. Untuk mempelajari bagaimana dasar rangkaian logika sekuensial bekerja.
2. Untuk menguji dan menyelidiki pengoperasian berbagai Latch dan sirkuit Flip-Flop.

PENDAHULUAN

Rangkaian sekuensial adalah sirkuit dengan output yang diperoleh adalah dari fungsi state masukan serta state keluaran sebelumnya, disebut juga sebagai rangkaian sekuensial dengan elemen memori. Disebut juga elemen memori Flip-Flop.

Latch dan Flip-Flop dapat menyimpan 1 bit informasi biner dan memiliki 2 terminal output. Jika salah satu terminal output adalah "1", output lain "0" dan menjaga kedua statusnya berlawanan. Rangkaian Latch tidak menggunakan pulsa clock sehingga setiap kali output berubah, status output berubah. Namun Flip-Flop mengubah status keluaran hanya ketika pulsa clock lainnya dimasukkan.

Latch adalah alat berguna yang berisi umpan balik dan memungkinkan penyimpanan memori. Mereka digunakan dalam aplikasi seperti sirkuit penyaringan noise sederhana dan Flip-Flop. Latch pertama yang telah dibahas di kelas adalah latch SR / S'R' yang memungkinkan kita untuk Set atau Reset output. Kelemahan Latch adalah berisi sebuah transisi yang menyebabkan state metastable (tak tentu). Sebuah clock / sinyal enable ditambahkan untuk mencegah transisi ketika sinyal clock rendah. Terakhir, D-Latch sama sekali digantikan dengan mencegah S dan R dari mengubah pada saat yang sama. Oleh karena itu, dalam diskusi ini, Latch telah menjadi semakin stabil.

Sistem Akuisisi Data (DAQ) adalah teknologi yang mengumpulkan dan memproses data dari sensor, alat ukur, dan komputer untuk memahami fenomena fisik atau listrik. DAQ digunakan untuk pemantauan suhu, tekanan, getaran, tegangan, arus, dan berbagai parameter lainnya, yang kemudian dikonversi ke format digital untuk analisis lebih lanjut. Sistem ini tersedia dalam versi genggam untuk interaksi langsung dan versi jarak jauh untuk pengukuran dari lokasi yang sulit dijangkau. Keunggulan utama DAQ adalah ketepatan dalam pengumpulan data, pemantauan real-time, peningkatan efisiensi operasional, serta penerapannya dalam berbagai bidang seperti kontrol kualitas manufaktur, penelitian, pemantauan lingkungan, diagnosis medis, dan otomatisasi sistem. Dengan fleksibilitasnya dalam menyesuaikan sensor dan modul, sistem ini menjadi alat penting dalam mengoptimalkan kinerja dan pengambilan keputusan berbasis data.

KEBUTUHAN


1. Koper lengkap HBE-Logic Circuit-Digital
2. Kabel tembaga

Eksperimen 1: LATCH
[Percobaan 1] SR Latch Sederhana Tanpa Clock
[Persiapan]

Alat I/O	Slide Switch (SW1, SW2), LED (D1,D2)
Modul	Modul NOR
Lain-lain	Kabel (untuk menghubungkan alat I/O dengan modul)

[Prosedur]

1. Bangun sebuah rangkaian SR Latch sederhana seperti pada Gambar. IV-1.




Gambar IV-1. Diagram Latch

2. Catat hasilnya pada Tabel IV-1.

Tabel IV-1. Hasil Operasi SR Latch Sederhana

Input		Output	
R(SW1)	**S(SW2)**	**Q(D1)**	**Q'(D2)**
0	0		
0	1		
1	0		
1	1		

Eksperimen 2: FLIP-FLOP
[Percobaan 2] RS Flip-Flop
Catatan : SW4/Clock (clk) dihubungkan dengan Waveform Generator.
Atur frekuensinya supaya keluaran rangkaian bisa diamati, misalnya 0.5-1 Hz.




Wave Form Generator

[Persiapan]

Alat I/O	Slide Switch (SW1, SW2), LED (D1,D2), Waveform Generator (SW4)
Modul	Modul AND, Modul NOR
Lain-lain	Kabel (untuk menghubungkan alat I/O dengan modul)

[Prosedur]

1. Gunakan semua modul untuk merangkai RS Flip-Flop seperti pada Gambar. IV-2



Gambar IV-2. Diagram Operasi RS Flip-Flop

2. Catat hasilnya pada Tabel IV-2

Tabel IV-2. Hasil Operasi RS Flip-Flop

Input			Output	
R(SW1)	**S(SW2)**	**Clock (SW4)**	**Q(D1)**	**Q'(D2)**
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		

3. Simulasikan menggunakan DAQ. Lalu simpan waveform-nya dan lampirkan dalam laporan.


[Percobaan 3] JK Flip-Flop

[Persiapan]

Alat I/O	Slide Switch (SW1, SW2), LED (D1,D2), Waveform Generator (SW4)
Modul	Modul AND, Modul NOR, Modul JK Flip-Flop
Lain-lain	Kabel (untuk menghubungkan alat I/O dengan modul)

[Prosedur]

1. Gunakan semua modul gate dasar untuk merangkai JK Flip-Flop seperti pada Gambar. IV-3. Hubungkan SW4/clock(clk) dengan waveform generator.



Gambar IV-3. Diagram Operasi JK Flip-Flop

2. Catat hasilnya pada Tabel IV-3

Tabel IV-3. Hasil Operasi JK Flip-Flop

Input			Output	
J(SW1)	**K(SW2)**	**Clock(SW4)**	**Q(D1)**	**Q'(D2)**
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		

3. Simulasikan menggunakan DAQ. Lalu simpan waveform-nya dan lampirkan dalam laporan.


[Percobaan 4] D Flip-Flop

[Persiapan]

Alat I/O	Slide Switch (SW1, SW4), LED (D1,D2)
Modul	Modul AND, Modul NOR, Modul NOT
Lain-lain	Kabel (untuk menghubungkan alat I/O dengan modul)

[Prosedur]

1. Gunakan semua modul gate dasar atau modul JK flip flop untuk merangkai D Flip-Flop seperti pada Gambar. IV-4.



Gambar IV-4. Diagram Operasi D Flip-Flop

2. Catat hasilnya pada Tabel IV-4.

Tabel IV-4. Hasil Operasi D Flip-Flop

Input		Output	
D(SW1)	**Clock(SW4)**	**Q(D1)**	**Q'(D2)**
0	0		
0	1		
1	0		
1	1		

3. Simulasikan menggunakan DAQ. Lalu simpan waveform-nya dan lampirkan dalam laporan.


[Percobaan 5] T Flip-Flop

[Persiapan]

Alat I/O	Slide Switch (SW1, SW3), LED (D1,D2)
Modul	Modul AND, Modul NOR
Lain-lain	Kabel (untuk menghubungkan alat I/O dengan modul)

[Prosedur]

1. Gunakan semua modul gate dasar untuk merangkai T FlipFlop seperti pada Gambar. IV-5



Gambar IV-5. Diagram Operasi T Flip-Flop

2. Catat hasilnya pada Tabel IV-5

Tabel IV-5. Hasil Operasi T Flip-Flop

Input		Output	
T(SW1)	Clock(SW3)	Q(D1)	Q'(D2)
0	0		
0	1		
1	0		
1	1		

3. Simulasikan menggunakan DAQ. Lalu simpan waveform-nya dan lampirkan dalam laporan

TUGAS PENDAHULUAN

1	Pelajari semua datasheet dari semua IC yang digunakan pada percobaan ini!

2	Apa itu Clock?

3	Jelaskan perbedaan antara Latch dengan clock dan tanpa clock!

4	Jelaskan cara kerja D Latch dan sirkuit diagramnya!

5	Apa yang akan terjadi jika kedua input Latch dan Flip-Flop bernilai “1”?

6	Bagaimana cara sebuah rangkaian sekuensial menyimpan memori?

Laboratorium Robotika Sistem Cerdas
Departemen Teknik Komputer FTEIC-ITS
Ruang B401 Gedung B Kampus ITS Sukolilo
Surabaya
b401robotics@gmail.com

DATA PERCOBAAN

Tabel IV-1. Hasil Operasi SR Latch Sederhana

Input		Output	
R(SW1)	S(SW2)	Q(D1)	Q'(D2)
0	0		
0	1		
1	0		
1	1		

Tabel IV-2. Hasil Operasi RS Flip-Flop

Input			Output	
R(SW1)	S(SW2)	Clock(SW4)	Q(D1)	Q'(D2)
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		

Tabel IV-3. Hasil Operasi JK Flip-Flop

Input			Output	
J(SW1)	K(SW2)	Clock(SW4)	Q(D1)	Q'(D2)
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		

Tabel IV-4. Hasil Operasi D Flip-Flop

Input		Output	
D(SW1)	Clock(SW3)	Q(D1)	Q'(D2)
0	0		
0	1		
1	0		
1	1		

Tabel IV-5. Hasil Operasi T Flip-Flop

Input		Output	
T(SW1)	Clock(SW3)	Q(D1)	Q'(D2)
0	0		
0	1		
1	0		
1	1		

TUGAS MODUL

1	Simulasikan seluruh rangkaian percobaan menggunakan Circuit Maker, Circuit Verse, atau aplikasi simulasi rangkaian digital sejenis! Lampirkan hasil simulasi pada lembar lampiran.

2	Apa itu Edge-Triggered Flip-Flop!

3	Apa itu Master-Slave Flip-Flop, jelaskan keuntungan Master-Slave Flip-Flop!

4	Buat rangkaian Master-Slave SR Flip-flop dan JK Flip-Flop! Jelaskan cara kerjanya! Simulasikan!

5	Dari rangkaian yang kalian buat pada nomor 4, simpulkan penggunaan Master-Slave Flip-Flop dibandingkan rangkaian Flip-Flop biasa!

Laboratorium Robotika Sistem Cerdas
Departemen Teknik Komputer FTEIC-ITS
Ruang B401 Gedung B Kampus ITS Sukolilo
Surabaya
b401robotics@gmail.com

(Halaman sengaja dibuat kosong)

Laboratorium Robotika Sistem Cerdas
Departemen Teknik Komputer FTEIC-ITS
Ruang B401 Gedung B Kampus ITS Sukolilo
Surabaya
b401robotics@gmail.com